Мы ожидаем от будущего члена команды:

• Опыт верификации и/или разработки RTL от 3 лет;
• Знакомство с архитектурой 1+ современного процессора;
• Уверенный пользователь RTL симулятора (any vendor);
• Хорошее знание Verilog/SystemVerilog;
• Владение скриптовыми языками (perl/python/tcl/shell scripting);
• Уверенный пользователь Linux;
• Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы.



Дополнительно приветствуем:

• Опыт программирования на ASM, С;
• Опыт с системами Continuous Integration;
• Знакомство с OVM/UVM;
• Знакомство с современными SoC интерфейсами (AXI, AHB, OCP);
• Знакомство с cocotb.

Департамент разработки процессорных архитектур YADRO ведёт разработку процессорных IP ядер RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств.

Чем предстоит заниматься:

• Функциональной верификацией IP модулей;
• Участвовать в создании системы регрессионного тестирования IP.

Будем рады предложить:

• Стать частью амбициозной продуктовой компании, вносящей вклад в мировое инженерное сообщество, а также ежегодно увеличивающей долю рынка и финансовые показатели;
• Гибридный формат работы: рабочее место в светлом и комфортном офис с открытой террасой в БЦ Riviera по адресу: проспект Победителей, 106, г. Минск + удалённая работа из дома на корпоративном ноутбуке;
• Возможность выбрать удобные начало и окончание рабочего дня;
• Конкурентный уровень заработной платы (готовы по достоинству оценить ваши знания и опыт) + премирование по результатам работы;
• Возможность расти горизонтально и вертикально, а также в зависимости от результатов и интересов перемещаться между проектами и командами.