IBM показала кристалл размером с ноготь, на котором умещается почти 100 миллиардов транзисторов, и назвала эту технологию узлом 0,7 нанометра. Впервые отрасль микроэлектроники завела логику за отметку в один нанометр. Впрочем, есть нюансы. Несмотря на то, что цифра звучит так, будто компания научилась делать детали мельче атома, это не так.
«0,7 нм» давно не означает реальный размер чего-либо на чипе. Это название поколения техпроцесса, мерка плотности, а не показание линейки. Расстояние между транзисторами в индустрии держится около 40 нанометров уже много лет и почти не меняется. Поэтому новость правильнее читать так: найден способ упаковать вдвое больше транзисторов на ту же площадь, чем в узле 2 нм образца 2021 года, и этот уровень плотности договорились называть «0,7 нм».
Способ и есть главное. До сих пор чипы уплотняли, уменьшая транзисторы и втискивая их на одну плоскость. IBM предложила другой вариант. Архитектура Nanostack (от nano + stack, наслоение) ставит транзисторы не рядом, а друг на друга: два слоя кремния склеивают тончайшим диэлектриком, причем верхний ряд смещен относительно нижнего. Выходит этаж над этажом вместо бесконечного дробления одной плоскости. Вдобавок каждый слой можно сделать из своего материала и настроить отдельно, чтобы нижние и верхние транзисторы работали в разных режимах и не мешали друг другу.
Тут и кроется ответ на вопрос, который возникает чаще всего: почему TSMC (мировой лидер в производстве микроэлектроники) только подбирается к одному нанометру, а IBM уже показывает 0,7. Дело в том, что это игроки разных весовых категорий и с разными ролями. TSMC — фабрика: она ставит техпроцессы на конвейер и печатает чипы для Apple, Nvidia и сотен других заказчиков. Ее флагман 2 нм пошел в массовое производство в конце 2025 года, дальше по дорожной карте идут узлы 1,6 нм, затем 1,4 нм примерно к 2028-му и лишь потом условный «1 нм». Делает это производитель по большей части на плоской схеме с нанолистами (та самая технология, которую в свое время изобрела IBM).
А вот IBM — лаборатория. Своих больших коммерческих фабрик у компании нет: она придумывает техпроцессы и продает лицензии тем, кто умеет печатать, — Samsung, Intel, той же TSMC и японской Rapidus. Поэтому «первый в мире чип 0,7 нм» — это работающий исследовательский образец, доказательство, что архитектуру можно построить, а не товар, который завтра окажется в смартфоне. Срок до серийного применения называют прямо: около пяти лет. Тут стоит вспомнить 2-нанометровый чип. Его показали в 2021-м, а до масштабного производства он добрался только сейчас, пять лет спустя.
Вся гонка за плотностью упирается в энергию и в Искусственный интеллект. Чем больше транзисторов на кристалле, тем больше вычислений он делает на каждый потраченный ватт. В цифрах выигрыш такой: до 50% прироста скорости или до 70% экономии энергии по сравнению с узлом 2 нм. В переводе на ускорители для ИИ это рост с нынешних примерно 1500 триллионов операций в секунду до 7000, а время обучения большой модели, по оценке самой компании, может сжаться с трех месяцев до пары недель. Отдельно отмечают прибавку в 40% плотности у памяти SRAM прямо на чипе. Это крупнейший скачок за десятилетие. Память тут не мелочь. Для инференса необходима именно быстрая память, и узкое место чаще не в самих расчетах, а в том, как быстро к ним подвозят данные.
Есть и минусы, серьезные. Вертикальная упаковка берет свою плату: если бракованным окажется любой из двух слоев, негодным становится весь кристалл, а значит, выход годных чипов падает. Это прямой удар по себестоимости. Добавьте отвод тепла из плотного бутерброда и совмещение этажей с микронной точностью. К тому же строить вверх задумала не одна IBM: Intel рассуждала про вертикальную укладку транзисторов еще в 2023-м, а у Huawei есть похожая концепция LogicFolding со склейкой двух пластин. Отличает IBM не сама вертикаль, а то, как точно она выравнивает слои.
